基于FPGA的遥测系统设计doc

　　免费在线 引言 随着数字通信的广泛应用,可编程逻辑器件容量、功能的不断扩大,集成电路的设计已经进入片上系统(SOC)和专用集成电路(ASIC)的时代。由于硬件描述语言VHDL可读性、可移植性、支持对大规模设计的分解和对已有设计的再利用等强大功能,迅速出现在各种电子设计自动化(EDA)系统中,先进的开发工具使整个系统设计调试周期大大地缩短。设计者的主要工作是利用硬件描述语言(如VHDL)来完成对系统硬件功能的描述,在EDA工具的帮助下通过波形仿真得到时序波形,这样就使得对硬件的设计和修改过程软件化,提高了大规模系统设计的自动化程度[1]。本文针对传统的PCM编码方案,提出一种基于FPGA的PCM编码新方案。该方案相对于传统的设计方法更适合于现代数字通信系统,不但大大减少了周边的设备,也使系统设计更加灵活,稳定性更好,性价比更高,可以满足多种环境下的遥测系统的要求。 1.2遥测技术 术发展概况遥测技术起源于19世纪初叶，航空、航天遥测技术则分别开始于20世纪30年代和40年代。此后，遥测广泛用于飞机、火箭、导弹和航天器的试验，也极大地促进了遥测技术的发展。50～60年代，随着通信理论、通信技术和半导体技术的发展，遥测技术在调制体制、传输距离、数据容量、测量精度以及设备小型化等方面都取得了很大的进展。60年代以来，遥测技术发展的显著特点是：遥测设备的集成化、固态化、模块化和计算机化，出现了可编程序遥测和自适应遥测。组成遥测是通过遥测系统进行的。遥测系统由三部分组成： 输入设备，包括传感器和变换器。传感器把被测参数变成电信号，变换器把电信号变换成适合于多路传输设备输入端要求的信号。 ２）传输设备，是一种多路通信设备。它可以是有线通信或无线电通信，既可传输模拟信号也可传输数字信号。目的是把输入设备输入的信号不失线）终端设备，它的功能是接收信号，对信号进行记录，显示和处理，以获得测量结果。基本原理航空航天遥测系统可分为飞行器遥测设备（系统）和地面遥测设备（系统），前者主要由传感器、多路组合调制器、发射机和天线组成，后者主要由接收机和天线、分路解调器等组成。传感器的功能是感受被测参量并转换成电信号。各传感器的输出信号(及其他需经遥测系统传送的信号)同时送入多路组合调制器，各路信号按一定体制组合起来，互不干扰地通过同一个无线电信道传送出去。多路组合调制器输出的信号调制发射机的载波，通过天线发射出去。接收端天线接收信号后送入接收机。接收机把组合信号解调出来，再经分路解调器恢复各路原始信息，加以记录、处理和显示。现代广泛应用的信号组合体制有时分制和频分制两种。 按时间顺序来区分通道。采样开关按顺序对各路信号巡回采样，形成一个综合脉冲序列。接收端的分路解调器的分路开关与发送端的采样开关同步工作，把各路信号分开。如果脉冲序列中脉冲幅度反映被测参数，则称脉冲幅度调制 （PAM）。如果采样脉冲的宽度或位置反映被测参数，则称为脉冲宽度调制或脉冲位置调制(PDM、PPM)。如用一组编码来反映被测参数，则称脉冲编码调制 (PCM)。这种脉冲序列调制到发射载波上的方式可以是频率调制(FM)、相位调制(PM)和幅度调制(AM)中的任何一种。时分制遥测系统常用的方式是PAM-FM和PCM-FM。时分制多用于被测信号较多而变化缓慢的缓变参数的测量。其中PCM体制的应用更为广泛。 频分制。 遥测不仅为了获得数据，而是要为遥控目标物体提供实时数据，常和遥控结合在一起。遥测作为一门综合技术，随着电子技术的发展而迅速发展，应用十分广泛。 应用 Field Programmable Gate Array)的控制来实现。 2）过程中使用QUARTUS II进行仿线 FPGA概述 FPGA技术概述 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLBonfigurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconn）三个部分。 现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及个模块之间或模块与I/O间的连接方式,并最终决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能, FPGA允许无限次的编程. 目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块。FPGA芯片主 要由7部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块每个模块的功能如下： 1可编程输入输出单元（IOB） 可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构 FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。目前，I/O口的频率也越来越高，一些高端的FPGA过DDR寄存器技术可以支持高达2Gbps的数据速率外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA 内部。当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（Hold Time）的要求可以降低，通常默认为0。 为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有 一种VCCO，但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。 可配置逻辑块（CLB） CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些 选型电路（多路复用器等）和触发器组成。 开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。在Xilinx公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的Slice和附加逻辑构成。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。 Slice是Xilinx公司定义的基本逻辑单位，一个Slice由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门（XORG）和一个专用与门（MULTAND），一个异或门可以

　　2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。

　　3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

　　4、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

　　洛阳市嵩县2020-2021学年七年级下学期期末数学试卷(含答案解析).docx

　　2025年测绘师国家一、二等水准点的复测与成果分析专题试卷及解析-知识要点梳理.pdf

　　原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者